

Primera presentación de tesis

Tercera sección: acondicionamiento, instrumentación y digitalización

3. Acondicionamiento, instrumentación y digitalización

Esta sección comienza en los terminales eléctricos de entrada del nodo, ya con el transductor y su fuente definidos. El problema es **convertir una tensión diferencial pequeña en una secuencia digital que aproveche el rango del conversor, conserve la fase y pueda adquirirse de forma determinista**, dejando la transmisión de esas muestras como etapa independiente.


Si $v_d(t)$ es la tensión diferencial de entrada,

$$v_{\text{ADC}}(t) = V_{\text{CM}} + [h_{\text{AFE}}(t) * v_d(t)] + v_{\text{os}}(t) + n_{\text{AFE}}(t), \quad x[n] = Q_{B, V_{\text{span}}} \{v_{\text{ADC}}(nT_s)\}. \quad (1)$$

Esta ecuación fija seis requisitos simultáneos: entrada diferencial con buen rechazo de modo común, ganancia programable, conformación espectral analógica previa al muestreo, control del punto de operación (el *offset* acumulado en cascada puede consumir el rango del ADC sin señal presente), digitalización con tasa y formato conocidos, y movimiento determinista de las muestras hacia memoria.

3.1. Evolución del circuito y arquitectura vigente

El diseño no se resolvió en una única iteración: el historial de Git del firmware PSoC documenta una sucesión de proyectos entre abril y agosto de 2026, que puede resumirse en seis pasos de arquitectura:



Un filtro RC pasivo inicial se descartó por sensibilidad a tolerancias y fase no lineal — en un arreglo multicanal importa que todos los canales tengan fase reproducible, no sólo la magnitud correcta—, lo que fijó la regla de diseño vigente: todo lo que debe ocurrir antes de cuantizar (ganancia, punto de operación, compensación, anti-*aliasing*) se resuelve en analógico, y la selección reconfigurable de banda en digital. Entre las topologías de compensación se comparó Sallen-Key/VCVS contra realimentación múltiple (MFB); se adoptó MFB por menor sensibilidad de su factor de calidad y frecuencia central a las tolerancias de componentes. La entrada se instrumenta con dos PGA internos del PSoC y se convierte a single-ended para reducir recursos analógicos; el costo de esa alimentación simple es la acumulación de *offset* entre etapas, corregida con referencias independientes por bloque y un multiplexor de observación (AMux) que permite medir cada nodo intermedio con el mismo ADC.

3.2. Digitalización y camino a memoria

El conversor es un $\Delta\Sigma$ de 18 bits nominales del PSoC 5LP, con tasa nativa $F_{s,0} = 2604$ SPS y cuatro rangos bipolares seleccionables entre $\pm 0,512$ V y $\pm 2,5$ V: el rango más angosto da mejor resolución pero menos margen antes del recorte, por lo que PGA y rango se configuran en conjunto




Figura 1: Arquitectura analógica vigente: PGA diferencial, ganancia adicional, MFB, sumador, pasa-bajos, referencias independientes, AMux y ADC $\Delta\Sigma$.

buscando el más angosto que no sature. Un bloque DFB ejecuta un FIR en hardware y dos canales DMA trasladan crudo y filtrado a RAM sin intervención del Cortex-M3, mientras un bloque **superMaquina** en Verilog/UDB controla en hardware los instantes críticos (inicio, habilitación del ADC, conteo y fin de captura), dejando en software sólo lo lento: calibración, persistencia y protocolo de comandos. La decimación programable $F_s = 2604 \text{ SPS}/N$ permite reducir ruido no correlacionado, aunque su respuesta *sinc* no sustituye por sí sola al filtro anti-aliasing.

La calibración se automatizó con un controlador PI que ajusta secuencialmente la referencia de cada etapa (PGA, BP, sumador, LP) y retira el lazo antes de adquirir; los valores aceptados se conservan en EEPROM. La revisión de hardware de agosto reemplazó las referencias VDAC por IDAC y agregó una etapa **PGAout**, sin cambiar este principio.

3.3. Estado de verificación

La arquitectura ya está definida y justificada por alternativas concretas descartadas, no sólo descrita a posteriori. Falta todavía, y pertenece a la instrumentación más que al diseño: respuesta en magnitud y fase extremo a extremo por ganancia y rango, ruido referido a la entrada y número efectivo de bits, tolerancias entre placas, y repetibilidad de la calibración tras la migración VDAC→IDAC. En particular, una verificación preliminar con los valores de componentes realmente poblados en la rama MFB sugiere que esa etapa no está operando como el pasa-banda resonante previsto en la banda de campo (10–50 Hz), sino cerca de un inversor de ganancia casi unitaria; esto no invalida la arquitectura, pero es exactamente el tipo de discrepancia entre diseño e implementación que se revisará con mediciones directas sobre la placa.

Referencias